AI-translated from English; not yet reviewed by a fluent editor. # ASE erweitert PowerSiP für die Stromversorgung unter KI-Prozessoren > Laut ASE ermöglicht die Erweiterung von PowerSiP, Spannungsreglermodule unter KI-Prozessoren zu platzieren. Die behauptete Verringerung um mindestens 50 Prozent bezieht sich auf parasitäre Leitungsverluste; die öffentlichen Seiten nennen weder ein Testverfahren noch Messwerte auf Systemebene. By BIG CHANGE Editorial Published: 2026-10-14T23:35:17.574Z Updated: 2026-10-14T23:35:17.574Z Canonical: https://bigchange.ai/blog/ase-powersip-vertical-ai-processor-power-delivery ![Conceptual charcoal illustration of a generic processor package above a circuit board and a regulator-like assembly attached directly beneath it; not an ASE product drawing.](https://bigchange.ai/api/media/file/ase-vertical-power-concept-hero-v1.png) AI-generated conceptual illustration by BIG CHANGE; generic hardware relationship, not an ASE product rendering, engineering drawing or measured result. **Kurz gefasst:** ASE sagt, dass die erweiterte PowerSiP-Plattform es Entwicklern ermöglicht, Spannungsreglermodule unter KI-Prozessoren zu platzieren. Die behauptete Verringerung um mindestens 50 Prozent betrifft parasitäre Leitungsverluste; ein öffentliches Testverfahren oder eine Messung auf Systemebene fehlt. ASE kündigte am 13. Oktober 2026 eine Erweiterung seiner PowerSiP-Plattform an. Das Unternehmen beschreibt sie als Werkzeugkasten für die 3D-System-in-Package-Montage von Spannungsreglermodulen (VRMs), die direkt unter einem KI-Prozessor sitzen können. Laut ASE ist die Lösung jetzt verfügbar. Das Design verlagert die letzte Stufe der Spannungsregelung aus einer seitlichen Anordnung auf der Platine auf einen kürzeren vertikalen Weg zum Chip. ## Die große Veränderung - **Was sich geändert hat:** ASE hat die Gehäuseoptionen erweitert, mit denen sich die letzte Stufe der Spannungsregelung unter einem KI-Prozessor platzieren lässt. Diese Anordnung verkürzt den in den öffentlichen Unterlagen beschriebenen Weg von der Platine zum Chip; ein vollständiges VRM-Design für jeden Prozessor legt sie nicht fest. - **Warum das wichtig ist:** Entwickler von KI-Servern müssen hohe Ströme durch den begrenzten Raum um einen Prozessor führen. Ein kürzerer Weg gibt Stromversorgungs- und Gehäuseingenieuren eine weitere Architektur zur Bewertung, wenn Leitungsverluste und Tray-Dicke das Design begrenzen. ASEs behauptete Verlustsenkung betrifft diesen Weg; die Auswirkungen auf einen vollständigen Server sind in den öffentlichen Unterlagen nicht gemessen. - **Worauf zu achten ist:** Eine Kaufentscheidung hängt von veröffentlichten Vergleichstests, elektrischen und mechanischen Spezifikationen, Integrationsanforderungen und dem Preis ab. ASEs öffentliche Mitteilung und Produktseite enthalten diese Details nicht; für das technische Briefing ist ein Kontaktformular erforderlich. ## Der aktuelle Strompfad, den ASE verkürzen will Bei der in [ASEs Ankündigung](https://ase.aseglobal.com/press-room/ase-expands-powersip-platform-for-next-generation-ai-power-delivery/) beschriebenen seitlichen Anordnung verlässt der Strom den Spannungsregler, läuft über die Leiterplatte und dann durch Gehäusesubstrate und Verbindungen zum Prozessor. ASE zufolge können Hochleistungs-KI-System-on-Chips Spitzenströme von mehr als 1.000 Ampere bei weniger als einem Volt ziehen. In dieser Größenordnung würden die Verluste entlang des Weges relevant, argumentiert das Unternehmen. Die vertikale Anordnung von PowerSiP platziert das Spannungsreglermodul auf der Rückseite der Platine, direkt unter dem Prozessor. Der Hochstrompfad von der Regelung zum Chip ist dadurch kürzer. ASE stellt dies als Möglichkeit dar, dünne, dicht bestückte VRMs in Rechentrays unterzubringen und zugleich Verluste des Leitungswegs zu verringern. Die [PowerSiP-Produktseite ](https://ase.aseglobal.com/powersip/)beschreibt dieselbe Platzierung unter dem Prozessor und dieselbe Richtung von der Platine zum Chip. Keine der beiden öffentlichen Quellen enthält eine bemaßte Platinenzeichnung oder eine Integrationsanleitung für einen bestimmten Prozessor. Die Mitteilung führt Bausteine auf, kein fertiges VRM mit eigenem Produktnamen. Eine Option platziert beidseitig verbundene Kondensatoren zwischen kernlosen Substraten. Eine andere verwendet substrat- und lötfreie Kondensator-Array-Module mit freiliegenden Anschlüssen zur Integration in ein eingebettetes Substrat oder eine Leiterplatte. ASE nennt außerdem Kupferpins mit einem hohen Aspektverhältnis von 4:1, die laut Unternehmen die Gehäuseimpedanz senken, sowie die Integration dichter aktiver und passiver Bauteile durch ein- oder doppelseitiges Formen. Dies sind die vom Unternehmen beschriebenen Montageoptionen; die öffentlichen Unterlagen sagen nicht, welche Kombination in einem bestimmten Kundenmodul steckt. ## Was die 50-Prozent-Angabe misst ASE sagt, dass sich durch die Verkürzung des Hochstrom-Übertragungswegs die **parasitären Leitungsverluste um 50 Prozent oder mehr senken lassen**. Gemeint sind Verluste im elektrischen Pfad zwischen Regler und Prozessor. Die Aussage enthält keine Energiemessung für Prozessor, Server oder Rechenzentrum. Mitteilung und Produktseite veröffentlichen weder ein Testprotokoll noch Vergleichsdesign, Betriebsbedingungen oder genügend Angaben zum Nenner, um den Anspruch nachzurechnen. BIG CHANGE hat die Hardware nicht getestet und das Ergebnis nicht unabhängig überprüft. ASE verknüpft die Behauptung zu Leitungsverlusten mit einer höheren Systemeffizienz, doch die öffentlichen Unterlagen beziffern nicht, wie sich dadurch VRM-Wirkungsgrad, Prozessorleistung, Serverenergie oder Stromverbrauch der Anlage ändern würden. Käufer müssten ihr eigenes Stromversorgungsdesign messen, bevor sie der Architektur einen Vorteil auf Systemebene zuschreiben. ## Was Käufer heute bewerten können Die beiden öffentlichen ASE-Seiten nennen die vorgesehene Position des Reglers, die aufgeführten Gehäuseoptionen und den Umfang der Verlustbehauptung des Anbieters. Sie nennen jedoch weder eine bestimmte SKU oder Produktversion noch Kundeneinsatz, Prozessor-Kompatibilität, elektrische Nennwerte eines fertigen Moduls, Preis oder Qualifizierungsergebnisse für ein benanntes System. „Jetzt verfügbar“ ist ASEs Aussage zu ihrer Lösung; die Mitteilung belegt nicht, dass ein bestimmtes Modul für einen bestimmten Beschleuniger bestellt werden kann. ASE stellt ein technisches PowerSiP-Briefing über ein Formular bereit, das Name, Unternehmen und E-Mail-Adresse abfragt. Ohne dieses Dokument oder direkte technische Spezifikationen kann ein Stromversorgungs- oder Gehäuseteam den 50-Prozent-Vergleich anhand der öffentlichen Seiten nicht nachstellen. Ein sinnvoller nächster Schritt in einer Architekturprüfung wäre, Testbedingungen und Spezifikationen auf Modulebene anzufordern und dann ein mögliches vertikales Design bei gleicher Last und gleichen thermischen Grenzen mit der eigenen seitlichen Anordnung zu vergleichen. [Der Bericht von BIG CHANGE über die geplante Silizium-Interposer-Versorgung von GlobalFoundries und TSMC](https://bigchange.ai/blog/globalfoundries-tsmc-us-silicon-interposer-ai-packaging) behandelt einen anderen Teil der KI-Chip-Gehäusetechnik: die Fertigungskapazität für Interposer, nicht diesen Stromversorgungspfad. ## Quellen und weitere Lektüre - [ASE: Ankündigung zur PowerSiP-Erweiterung](https://ase.aseglobal.com/press-room/ase-expands-powersip-platform-for-next-generation-ai-power-delivery/) — 13. Oktober 2026. Primärquelle für die Verfügbarkeitsaussage, die Beschreibungen der seitlichen und vertikalen Wege, den Komponenten-Werkzeugkasten und die zugeschriebene Behauptung zu parasitären Leitungsverlusten. Eine Testmethode oder ein gemessenes Energieergebnis auf Systemebene wird nicht veröffentlicht. - [ASE: PowerSiP-Produktseite](https://ase.aseglobal.com/powersip/) — aktuelle Seite, abgerufen am 15. Oktober 2026. Beschreibt die Platzierung unter dem Prozessor und Gehäuseoptionen. Das technische Briefing gibt es über ein Formular mit Name, Unternehmen und E-Mail; Preise oder Spezifikationen eines fertigen Moduls stehen nicht auf der öffentlichen Seite. ## Sources - [ASE erweitert die PowerSiP-Plattform für die Stromversorgung von KI der nächsten Generation](https://ase.aseglobal.com/press-room/ase-expands-powersip-platform-for-next-generation-ai-power-delivery/) — Datierte offizielle Mitteilung; sie ordnet die Verringerung um mehr als 50 Prozent parasitären Leitungsverlusten zu und erklärt die Lösung für verfügbar. Öffentliche Methodik, Messung des Gesamtsystems, Preise oder Kundeneinsatz fehlen. - [powerSiP](https://ase.aseglobal.com/powersip/) — Die aktuelle offizielle Plattformseite beschreibt vertikale Stromversorgung von der Platine zum Chip, System-in-Package-Komponenten und einen Werkzeugkasten. Für das technische Briefing sind Kontaktdaten nötig; die Seite nennt weder Version noch Preis oder öffentliche Benchmark-Methode.