AI-translated from English; not yet reviewed by a fluent editor.

# ASE amplia PowerSiP para fornecer energia sob processadores de IA

> Segundo a ASE, a expansão do PowerSiP permite que projetistas posicionem módulos reguladores de tensão sob processadores de IA. A redução de 50% ou mais alegada pela empresa diz respeito a perdas parasitas de roteamento; as páginas públicas não informam método de teste nem medição em nível de sistema.

By BIG CHANGE Editorial

Published: 2026-10-14T23:35:17.574Z
Updated: 2026-10-14T23:35:17.574Z
Canonical: https://bigchange.ai/blog/ase-powersip-vertical-ai-processor-power-delivery

![Conceptual charcoal illustration of a generic processor package above a circuit board and a regulator-like assembly attached directly beneath it; not an ASE product drawing.](https://bigchange.ai/api/media/file/ase-vertical-power-concept-hero-v1.png)
AI-generated conceptual illustration by BIG CHANGE; generic hardware relationship, not an ASE product rendering, engineering drawing or measured result.

**Resumo:** A ASE afirma que a expansão da plataforma PowerSiP permite que projetistas posicionem módulos reguladores de tensão sob processadores de IA. A redução de 50% ou mais alegada pela empresa diz respeito a perdas parasitas de roteamento; não há método público de teste nem medição em nível de sistema.

A ASE anunciou a expansão da plataforma PowerSiP em 13 de outubro de 2026. A empresa a descreve como uma caixa de ferramentas de montagem 3D system-in-package para módulos reguladores de tensão (VRMs) que podem ficar diretamente sob um processador de IA. Segundo a ASE, a solução já está disponível. O projeto desloca o estágio final de regulação de tensão de um arranjo lateral na placa para um caminho vertical mais curto até o chip.

## A grande mudança

- **O que mudou:** A ASE ampliou as opções de encapsulamento para colocar o estágio final de regulação de tensão sob um processador de IA. Esse arranjo encurta o caminho entre placa e chip descrito nos materiais públicos; não especifica um projeto completo de VRM para cada processador.
- **Por que isso importa:** Projetistas de servidores de IA precisam conduzir correntes elevadas pelo espaço limitado ao redor de um processador. Um caminho mais curto oferece aos engenheiros de energia e encapsulamento outra arquitetura para avaliar quando perdas de roteamento e espessura da bandeja restringem o projeto. A redução de perdas alegada pela ASE se refere a esse caminho; os materiais públicos não medem o efeito em um servidor completo.
- **O que observar:** A decisão de compra depende de uma comparação de testes divulgada, especificações elétricas e mecânicas, requisitos de integração e preço. O comunicado público e a página de produto da ASE não fornecem esses detalhes, e o resumo técnico exige o preenchimento de um formulário de contato.

## O caminho atual que a ASE quer encurtar

No arranjo lateral descrito no [anúncio da ASE](https://ase.aseglobal.com/press-room/ase-expands-powersip-platform-for-next-generation-ai-power-delivery/), a corrente sai do regulador de tensão, atravessa a placa de circuito impresso e depois passa pelos substratos e interconexões do encapsulamento até chegar ao processador. A ASE afirma que system-on-chips de IA de alto desempenho podem atingir correntes de pico acima de 1.000 ampères com menos de um volt. Nessa escala, argumenta a empresa, as perdas ao longo do caminho se tornam relevantes.

O arranjo vertical do PowerSiP coloca o módulo regulador de tensão no lado de trás da placa, diretamente sob o processador. O caminho de alta corrente entre a regulação e o chip fica mais curto. A ASE apresenta a solução como forma de acomodar VRMs finos e densos em bandejas de computação enquanto reduz perdas associadas ao caminho de roteamento. Sua [página de produto do PowerSiP ](https://ase.aseglobal.com/powersip/)descreve o mesmo posicionamento sob o processador e a direção da placa ao chip. Nenhuma das fontes públicas fornece um desenho da placa com dimensões ou uma receita de integração específica para um processador.

O anúncio lista componentes básicos, não um VRM acabado com nome de produto. Uma opção intercala capacitores conectados pelos dois lados entre substratos sem núcleo. Outra usa módulos de matriz de capacitores sem substrato e sem solda, com terminais expostos para integração a um substrato embutido ou a uma PCB. A ASE também cita pinos de cobre de alta razão de aspecto 4:1, que, segundo a empresa, reduzem a impedância do encapsulamento, além da integração densa de componentes ativos e passivos por moldagem em um ou nos dois lados. Essas são opções de montagem descritas pela empresa; os materiais públicos não dizem qual combinação forma um módulo específico de cliente.

## O que o número de 50% mede

A ASE diz que encurtar o caminho de transmissão de alta corrente pode reduzir as **perdas parasitas de roteamento em 50% ou mais**. Essas perdas estão associadas ao caminho elétrico entre o regulador e o processador. A afirmação não apresenta uma medição de energia de processador, servidor ou data center. O comunicado e a página de produto não divulgam protocolo de teste, projeto de comparação, condições operacionais ou detalhes do denominador suficientes para recalcular a alegação. A BIG CHANGE não testou o hardware nem verificou o resultado de forma independente.

A ASE relaciona a alegação sobre perdas de roteamento a uma melhor eficiência do sistema, mas seus materiais públicos não quantificam mudanças na eficiência do VRM, na potência do processador, na energia do servidor ou no consumo elétrico da instalação. Os compradores precisariam medir seu próprio projeto de fornecimento de energia antes de atribuir um benefício em nível de sistema à arquitetura.

## O que o comprador pode avaliar hoje

As duas páginas públicas da ASE estabelecem a localização pretendida do regulador, as opções de encapsulamento citadas e o escopo da alegação do fornecedor sobre perdas. Elas não identificam um SKU ou versão específicos, implantação por cliente, compatibilidade com processadores, classificações elétricas de um módulo acabado, preço ou resultados de qualificação para um sistema identificado. “Disponível agora” é uma afirmação da ASE sobre sua solução; o anúncio não comprova que um módulo especificado possa ser encomendado para determinado acelerador.

A ASE oferece um resumo técnico do PowerSiP por meio de um formulário que solicita nome, empresa e e-mail. Sem esse documento ou especificações diretas de engenharia, uma equipe de energia ou encapsulamento não consegue reproduzir a comparação de 50% com base nas páginas públicas. O próximo passo útil em uma revisão de arquitetura é solicitar as condições de teste e as especificações em nível de módulo e, então, comparar um possível projeto vertical com o arranjo lateral da própria equipe sob a mesma carga e os mesmos limites térmicos.

[A reportagem da BIG CHANGE sobre o fornecimento planejado de interpositores de silício da GlobalFoundries e da TSMC](https://bigchange.ai/blog/globalfoundries-tsmc-us-silicon-interposer-ai-packaging) trata de outra parte do encapsulamento de chips de IA: a capacidade de fabricação de interpositores, não este caminho de fornecimento de energia.

## Fontes e leituras adicionais

- [ASE: anúncio da expansão do PowerSiP](https://ase.aseglobal.com/press-room/ase-expands-powersip-platform-for-next-generation-ai-power-delivery/) — 13 de outubro de 2026. Fonte primária para a declaração de disponibilidade, as descrições dos caminhos lateral e vertical, a caixa de ferramentas de componentes e a alegação atribuída sobre perdas parasitas de roteamento. Não publica método de teste nem resultado medido de energia em nível de sistema.
- [ASE: página do produto PowerSiP](https://ase.aseglobal.com/powersip/) — página atual, consultada em 15 de outubro de 2026. Descreve a colocação sob o processador e as opções de encapsulamento. O resumo técnico é oferecido por formulário que solicita nome, empresa e e-mail; a página pública não informa preço nem especificação de módulo acabado.

## Sources

- [ASE amplia a plataforma PowerSiP para o fornecimento de energia de IA de próxima geração](https://ase.aseglobal.com/press-room/ase-expands-powersip-platform-for-next-generation-ai-power-delivery/) — Comunicado oficial datado; atribui a redução superior a 50% a perdas parasitas de roteamento e afirma que a solução já está disponível. Não há metodologia pública, medição do sistema completo, preços ou implantação por clientes.
- [powerSiP](https://ase.aseglobal.com/powersip/) — A página oficial atual da plataforma descreve fornecimento vertical de energia da placa ao chip, componentes system-in-package e uma caixa de ferramentas. O resumo técnico exige dados de contato; a página não informa versão, preço nem método público de benchmark.