Markdown版
AI-translated from English; not yet reviewed by a fluent editor.
# ASE、AIプロセッサ下への電力供給に向けPowerSiPを拡張
> ASEによると、PowerSiPの拡張により、設計者はAIプロセッサの下に電圧レギュレーターモジュールを配置できる。同社が主張する50%以上の削減は寄生配線損失に関するもので、公開ページには試験方法やシステムレベルの測定値がない。
By BIG CHANGE Editorial
Published: 2026-10-14T23:35:17.574Z
Updated: 2026-10-14T23:35:17.574Z
Canonical: https://bigchange.ai/blog/ase-powersip-vertical-ai-processor-power-delivery

AI-generated conceptual illustration by BIG CHANGE; generic hardware relationship, not an ASE product rendering, engineering drawing or measured result.
**要点:** ASEによると、拡張したPowerSiPプラットフォームでは、設計者がAIプロセッサの下に電圧レギュレーターモジュールを配置できる。同社が主張する50%以上の削減は寄生配線損失に関するもので、公開の試験方法やシステムレベル測定はない。
ASEは2026年10月13日、PowerSiPプラットフォームの拡張を発表した。同社は、AIプロセッサの真下に配置できる電圧レギュレーターモジュール(VRM)向けの3Dシステム・イン・パッケージ組み立てツールボックスと説明している。ASEによれば、ソリューションはすでに提供中だ。この設計では、電圧調整の最終段を基板上の横方向配置から、チップへ向かうより短い垂直経路へ移す。
## 大きな変化
- **何が変わったか:** ASEは、電圧調整の最終段をAIプロセッサの下に置くためのパッケージング選択肢を拡大した。この配置は公開資料で説明する基板からチップへの経路を短くするが、各プロセッサ向けの完全なVRM設計を示すものではない。
- **なぜ重要か:** AIサーバーの設計者は、プロセッサ周辺の限られた空間で大電流を供給しなければならない。経路が短くなれば、配線損失やトレイの厚さが設計を制約するとき、電源・パッケージ技術者が評価できる構成が一つ増える。ASEの損失低減の主張はその経路に関するもので、サーバー全体への影響は公開資料で測定されていない。
- **注目点:** 購入判断には、公開された比較試験、電気・機械仕様、統合要件、価格が必要だ。ASEの公開発表と製品ページにはこれらの情報がなく、技術資料の入手には問い合わせフォームへの入力が必要となる。
## ASEが短縮しようとしている現在の電流経路
で説明されている横方向配置では、[ASEの発表](https://ase.aseglobal.com/press-room/ase-expands-powersip-platform-for-next-generation-ai-power-delivery/)のとおり、電流は電圧レギュレーターを出てプリント基板を横切り、パッケージ基板と相互接続を通ってプロセッサに届く。ASEによると、高性能AIシステムオンチップは1ボルト未満でピーク電流が1,000アンペアを超えることがある。同社は、この規模では経路上の損失が無視できなくなると説明する。
PowerSiPの垂直配置では、電圧調整モジュールを基板の裏側、プロセッサの真下に置く。調整部からチップまでの大電流経路は短くなる。ASEは、薄型で高密度のVRMをコンピュートトレイに収めながら、配線経路に伴う損失を減らす方法として紹介している。同社の[PowerSiP製品ページ](https://ase.aseglobal.com/powersip/)も、プロセッサ下への配置と基板からチップへの同じ方向性を説明している。どちらの公開資料にも、寸法入りの基板図面や特定プロセッサ向けの統合手順はない。
発表が挙げるのは、製品名の付いた完成済みVRMではなく、組み立て要素だ。一つの選択肢は、両面接続のコンデンサーをコアレス基板の間に挟む方式。もう一つは、基板もはんだも使わないコンデンサーアレイモジュールで、露出端子を使って埋め込み基板またはPCBに統合する。ASEは、パッケージインピーダンスを下げるという4:1高アスペクト比の銅ピンや、片面または両面モールドによる高密度の能動・受動部品統合も挙げている。これらは同社が説明する組み立て選択肢であり、特定顧客のモジュールにどの組み合わせが使われるかは公開資料に記載されていない。
## 50%という数値が測るもの
ASEは、大電流の伝送経路を短くすると、**寄生配線損失を50%以上削減できる**と述べている。対象はレギュレーターとプロセッサの間の電気経路に伴う損失だ。この表現は、プロセッサ、サーバー、データセンターのエネルギー測定値を示すものではない。発表と製品ページには、主張を再計算できるだけの試験手順、比較設計、動作条件、分母の詳細が公開されていない。BIG CHANGEはハードウェアを試験しておらず、結果を独自に検証していない。
ASEは配線損失の主張をシステム効率の向上に結び付けているが、公開資料はVRM効率、プロセッサ電力、サーバーエネルギー、施設の電力使用量がどれほど変わるかを定量化していない。買い手がシステムレベルの利点を判断するには、自社の電力供給設計で測定する必要がある。
## 買い手が現時点で評価できること
ASEの二つの公開ページからは、レギュレーターの想定位置、挙げられたパッケージング選択肢、ベンダーの損失主張の範囲が分かる。一方、特定のSKUや製品版、顧客導入、プロセッサ互換性、完成モジュールの電気定格、価格、特定システムの認定結果は示されていない。「現在提供中」はASEが自社ソリューションについて述べた内容であり、特定アクセラレーター向けの指定モジュールを注文できることを発表が立証するわけではない。
ASEは、氏名、会社名、メールアドレスを求めるフォームを通じてPowerSiPの技術資料を提供している。その資料または直接の技術仕様がなければ、電源・パッケージチームは公開ページから50%の比較を再現できない。アーキテクチャ審査で有用な次の手順は、試験条件とモジュールレベルの仕様を求め、同じ負荷と熱制約の下で候補となる垂直設計をチーム独自の横方向配置と比較することだ。
[GlobalFoundriesとTSMCのシリコンインターポーザー供給計画に関するBIG CHANGEの記事](https://bigchange.ai/blog/globalfoundries-tsmc-us-silicon-interposer-ai-packaging)は、AIチップのパッケージングの別の側面、すなわちインターポーザーの製造能力を扱っており、この電力供給経路の話ではない。
## 出典・関連資料
- [ASE:PowerSiP拡張の発表](https://ase.aseglobal.com/press-room/ase-expands-powersip-platform-for-next-generation-ai-power-delivery/) — 2026年10月13日。提供時期、横・垂直経路の説明、部品ツールボックス、寄生配線損失に関する帰属付き主張の主要資料。試験方法やシステムレベルのエネルギー測定結果は公表していない。
- [ASE:PowerSiP製品ページ](https://ase.aseglobal.com/powersip/) — 現行ページ。2026年10月15日確認。プロセッサ下への配置とパッケージ選択肢を説明する。技術資料は氏名、会社、メールを求めるフォームで提供され、公開ページに価格や完成モジュールの仕様はない。
## Sources
- [ASE、次世代AI電力供給に向けPowerSiPプラットフォームを拡張](https://ase.aseglobal.com/press-room/ase-expands-powersip-platform-for-next-generation-ai-power-delivery/) — 日付入りの公式発表。50%超の低減を寄生配線損失に帰属し、ソリューションは現在提供中としている。公開された方法論、システム全体の測定、価格、顧客導入はない。
- [powerSiP](https://ase.aseglobal.com/powersip/) — 現行の公式プラットフォームページは、基板からチップへの垂直電力供給、システム・イン・パッケージ部品、ツールボックスを説明する。技術資料には連絡先情報が必要で、ページに版、価格、公開ベンチマーク方法はない。
BIG CHANGEニュースレター
大局を、あなたのペースで。
AI とロボティクスの最新記事、注目すべき変化、活用できる実用的なアイデア。日刊ブリーフィング、週刊ダイジェスト、月刊展望から選べます。
Next scheduled send (UTC): . Your first edition arrives at the next scheduled send after you confirm.