세상은 멈춰 있지 않습니다.RSS
BIG CHANGE.

Markdown 버전

AI-translated from English; not yet reviewed by a fluent editor.

# ASE, AI 프로세서 아래 전력 공급을 위한 PowerSiP 확장

> ASE는 확장된 PowerSiP를 통해 설계자가 AI 프로세서 아래에 전압 조정 모듈을 배치할 수 있다고 밝혔다. 회사가 주장한 50% 이상의 감소는 기생 배선 손실에 관한 것이며, 공개 페이지에는 시험 방법이나 시스템 수준 측정값이 없다.

By BIG CHANGE Editorial

Published: 2026-10-14T23:35:17.574Z
Updated: 2026-10-14T23:35:17.574Z
Canonical: https://bigchange.ai/blog/ase-powersip-vertical-ai-processor-power-delivery

![Conceptual charcoal illustration of a generic processor package above a circuit board and a regulator-like assembly attached directly beneath it; not an ASE product drawing.](https://bigchange.ai/api/media/file/ase-vertical-power-concept-hero-v1.png)
AI-generated conceptual illustration by BIG CHANGE; generic hardware relationship, not an ASE product rendering, engineering drawing or measured result.

**요약:** ASE는 확장된 PowerSiP 플랫폼을 통해 설계자가 AI 프로세서 아래에 전압 조정 모듈을 배치할 수 있다고 밝혔다. 회사가 주장한 50% 이상의 감소는 기생 배선 손실에 관한 것이며, 공개 자료에는 시험 방법이나 시스템 수준 측정값이 없다.

ASE는 2026년 10월 13일 PowerSiP 플랫폼 확장을 발표했다. 회사는 이를 AI 프로세서 바로 아래에 놓을 수 있는 전압 조정 모듈(VRM)을 위한 3D 시스템인패키지 조립 툴박스로 설명했다. ASE는 이 솔루션을 현재 이용할 수 있다고 밝혔다. 이 설계는 마지막 전압 조정 단계를 보드의 수평 배치에서 칩으로 이어지는 더 짧은 수직 경로로 옮긴다.

## 핵심 변화

- **무엇이 달라졌나:** ASE는 AI 프로세서 아래에 마지막 전압 조정 단계를 배치할 수 있도록 패키징 옵션을 확장했다. 이 배치는 공개 자료에서 설명한 보드-칩 경로를 줄이지만, 모든 프로세서에 적용되는 완전한 VRM 설계를 제시하지는 않는다.
- **왜 중요한가:** AI 서버 설계자는 프로세서 주변의 제한된 공간에서 높은 전류를 공급해야 한다. 더 짧은 경로는 배선 손실과 트레이 두께가 설계를 제약할 때 전력 및 패키징 엔지니어가 평가할 또 다른 구조를 제공한다. ASE가 주장한 손실 감소는 그 경로에 관한 것이며, 공개 자료는 완성된 서버에 미치는 영향을 측정하지 않았다.
- **지켜볼 점:** 구매 결정에는 공개된 비교 시험, 전기·기계 사양, 통합 요건, 가격이 필요하다. ASE의 공개 발표와 제품 페이지에는 이런 세부 정보가 없으며 기술 브리프를 받으려면 연락처 양식을 작성해야 한다.

## ASE가 줄이려는 전류 경로

설명된 수평 배치에서는 [ASE 발표](https://ase.aseglobal.com/press-room/ase-expands-powersip-platform-for-next-generation-ai-power-delivery/)에서처럼 전류가 전압 조정기에서 나와 인쇄 회로 기판을 지나고, 패키지 기판과 연결부를 통과해 프로세서에 도달한다. ASE는 고성능 AI 시스템온칩이 1볼트 미만에서 1,000암페어를 넘는 피크 전류를 끌어올 수 있다고 밝혔다. 이 정도 규모에서는 경로상의 손실이 중요해진다는 것이 회사의 설명이다.

PowerSiP의 수직 배치는 전압 조정 모듈을 보드 뒷면, 프로세서 바로 아래에 둔다. 조정기에서 칩까지 고전류가 흐르는 경로는 더 짧아진다. ASE는 이를 얇고 밀도 높은 VRM을 컴퓨팅 트레이에 넣고 배선 경로와 관련된 손실을 줄이는 방법으로 제시한다. [ PowerSiP 제품 페이지 ](https://ase.aseglobal.com/powersip/)도 프로세서 아래 배치와 보드에서 칩으로 이어지는 방향을 설명한다. 두 공개 자료 모두 치수가 표시된 보드 도면이나 특정 프로세서에 맞춘 통합 절차를 제공하지 않는다.

발표는 이름이 정해진 완제품 VRM 대신 구성 요소를 나열한다. 한 옵션은 양면 연결 커패시터를 코어리스 기판 사이에 배치한다. 다른 옵션은 기판과 솔더가 없는 커패시터 어레이 모듈을 사용하며, 노출 단자를 통해 임베디드 기판이나 PCB에 통합할 수 있다. ASE는 패키지 임피던스를 낮춘다고 설명한 4:1 고종횡비 구리 핀과 단면 또는 양면 몰딩을 통한 고밀도 능동·수동 부품 통합도 제시했다. 이는 회사가 설명한 조립 옵션이며, 어떤 조합이 특정 고객 모듈을 구성하는지는 공개 자료에 나와 있지 않다.

## 50% 수치가 측정하는 것

ASE는 고전류 전송 경로를 줄이면 **기생 배선 손실을 50% 이상 줄일 수 있다고** 밝혔다. 이는 조정기와 프로세서 사이의 전기 경로에서 발생하는 손실이다. 이 표현은 프로세서, 서버 또는 데이터센터의 에너지 측정값을 제시하지 않는다. 발표와 제품 페이지에는 주장을 다시 계산할 만큼 충분한 공개 시험 프로토콜, 비교 설계, 작동 조건 또는 분모 세부 정보가 없다. BIG CHANGE는 하드웨어를 시험하거나 결과를 독립적으로 검증하지 않았다.

ASE는 배선 손실 주장을 시스템 효율 향상과 연결하지만, 공개 자료는 그에 따른 VRM 효율, 프로세서 전력, 서버 에너지 또는 시설 전력 사용량의 변화를 수치화하지 않는다. 구매자는 이 구조의 시스템 수준 이점을 평가하기 전에 자체 전력 공급 설계를 측정해야 한다.

## 구매자가 지금 평가할 수 있는 것

ASE의 두 공개 페이지는 조정기의 목표 위치, 명시된 패키징 옵션, 공급업체 손실 주장의 범위를 설명한다. 그러나 특정 SKU나 제품 버전, 고객 배치, 프로세서 호환성, 완성 모듈의 전기 정격, 가격 또는 특정 시스템의 인증 결과는 밝히지 않는다. “현재 이용 가능”은 ASE가 자사 솔루션에 대해 한 설명이다. 발표는 특정 가속기용으로 명시된 모듈을 주문할 수 있음을 입증하지 않는다.

ASE는 이름, 회사, 이메일을 요구하는 양식을 통해 PowerSiP 기술 브리프를 제공한다. 그 문서나 직접적인 엔지니어링 사양이 없으면 전력 또는 패키징 팀은 공개 페이지만으로 50% 비교를 재현할 수 없다. 아키텍처 검토에서 유용한 다음 단계는 시험 조건과 모듈 수준 사양을 요청한 뒤 같은 부하와 열 제약 아래에서 후보 수직 설계를 팀의 자체 수평 배치와 비교하는 것이다.

[GlobalFoundries와 TSMC의 계획된 실리콘 인터포저 공급에 관한 BIG CHANGE 보도](https://bigchange.ai/blog/globalfoundries-tsmc-us-silicon-interposer-ai-packaging)는 AI 칩 패키징의 다른 부분인 인터포저 제조 역량을 다루며, 이 전력 공급 경로를 다루지는 않는다.

## 출처 및 추가 자료

- [ASE: PowerSiP 확장 발표](https://ase.aseglobal.com/press-room/ase-expands-powersip-platform-for-next-generation-ai-power-delivery/) — 2026년 10월 13일. 이용 가능 시점, 수평·수직 경로 설명, 부품 툴박스, 기생 배선 손실에 관한 인용된 주장의 주요 출처다. 시험 방법이나 시스템 수준 에너지 측정 결과는 공개하지 않는다.
- [ASE: PowerSiP 제품 페이지](https://ase.aseglobal.com/powersip/) — 2026년 10월 15일 확인한 최신 페이지. 프로세서 아래 배치와 패키지 옵션을 설명한다. 기술 브리프는 이름, 회사, 이메일을 요구하는 양식으로 제공되며 공개 페이지에는 가격이나 완성 모듈 사양이 없다.

## Sources

- [ASE, 차세대 AI 전력 공급을 위해 PowerSiP 플랫폼 확장](https://ase.aseglobal.com/press-room/ase-expands-powersip-platform-for-next-generation-ai-power-delivery/) — 날짜가 명시된 공식 발표로, 50% 이상의 감소를 기생 배선 손실에 귀속하고 솔루션이 현재 이용 가능하다고 밝혔다. 공개 방법론, 전체 시스템 측정, 가격 또는 고객 배치는 없다.
- [powerSiP](https://ase.aseglobal.com/powersip/) — 현재 공식 플랫폼 페이지는 보드-칩 수직 전력 공급, 시스템인패키지 구성 요소, 툴박스를 설명한다. 기술 브리프에는 연락처 정보가 필요하며 페이지에는 버전, 가격 또는 공개 벤치마크 방법이 없다.