Версия Markdown

AI-translated from English; not yet reviewed by a fluent editor.

# ASE расширяет PowerSiP для подачи питания под AI-процессоры

> По словам ASE, расширение PowerSiP позволяет размещать модули регулирования напряжения под AI-процессорами. Заявленное снижение на 50% и более относится к паразитным потерям в проводниках; на общедоступных страницах нет метода испытаний или измерений на уровне системы.

By BIG CHANGE Editorial

Published: 2026-10-14T23:35:17.574Z
Updated: 2026-10-14T23:35:17.574Z
Canonical: https://bigchange.ai/blog/ase-powersip-vertical-ai-processor-power-delivery

![Conceptual charcoal illustration of a generic processor package above a circuit board and a regulator-like assembly attached directly beneath it; not an ASE product drawing.](https://bigchange.ai/api/media/file/ase-vertical-power-concept-hero-v1.png)
AI-generated conceptual illustration by BIG CHANGE; generic hardware relationship, not an ASE product rendering, engineering drawing or measured result.

**Кратко:** ASE утверждает, что расширенная платформа PowerSiP позволяет размещать модули регулирования напряжения под AI-процессорами. Заявленное снижение на 50% и более относится к паразитным потерям в проводниках; открытые материалы не содержат метода испытаний или измерений на уровне системы.

13 октября 2026 года ASE объявила о расширении платформы PowerSiP. Компания описывает её как набор средств для 3D-сборки системы в корпусе с модулями регулирования напряжения (VRM), которые можно разместить непосредственно под AI-процессором. ASE заявляет, что решение уже доступно. Конструкция переносит последнюю ступень регулирования напряжения с боковой компоновки на плате на более короткий вертикальный путь к чипу.

## В чём главное изменение

- **Что изменилось:** ASE расширила варианты корпусирования, позволяющие разместить последнюю ступень регулирования напряжения под AI-процессором. Такая компоновка сокращает описанный в публичных материалах путь от платы к чипу; полного проекта VRM для каждого процессора она не задаёт.
- **Почему это важно:** Разработчикам AI-серверов нужно подавать большой ток в ограниченном пространстве вокруг процессора. Более короткий путь даёт инженерам по питанию и корпусированию ещё одну архитектуру для оценки, если потери в проводниках и толщина лотка ограничивают конструкцию. Заявленное ASE снижение потерь касается этого пути, а влияние на целый сервер в открытых материалах не измерено.
- **За чем следить:** Решение о покупке зависит от опубликованного сравнения испытаний, электрических и механических характеристик, требований интеграции и цены. В публичном пресс-релизе и на странице продукта ASE этих данных нет; для получения технического описания требуется заполнить контактную форму.

## Путь тока, который ASE хочет сократить

В описанной боковой компоновке из [объявления ASE](https://ase.aseglobal.com/press-room/ase-expands-powersip-platform-for-next-generation-ai-power-delivery/) ток выходит из регулятора напряжения, проходит по печатной плате, затем через подложки корпуса и межсоединения к процессору. ASE утверждает, что высокопроизводительные AI-системы на кристалле могут потреблять пиковый ток свыше 1 000 ампер при напряжении ниже одного вольта. По мнению компании, при таком масштабе потери на пути становятся существенными.

Вертикальная компоновка PowerSiP размещает модуль регулирования напряжения на обратной стороне платы, прямо под процессором. Путь большого тока от регулятора к чипу становится короче. ASE представляет это как способ разместить тонкие и плотные VRM в вычислительных лотках и уменьшить потери, связанные с проводниками. На [странице продукта PowerSiP](https://ase.aseglobal.com/powersip/) также описаны размещение под процессором и направление питания от платы к чипу. Ни один публичный источник не содержит чертежа платы с размерами или схемы интеграции для конкретного процессора.

В объявлении перечислены составные элементы, а не готовый VRM с конкретным названием. Один вариант помещает двусторонне соединённые конденсаторы между безъядерными подложками. Другой использует модули массивов конденсаторов без подложки и пайки, с открытыми контактами для интеграции во встроенную подложку или PCB. ASE также перечисляет медные штифты с отношением высоты к ширине 4:1, которые, по её словам, снижают импеданс корпуса, и плотную интеграцию активных и пассивных компонентов с односторонним или двусторонним формованием. Это описанные компанией варианты сборки; открытые материалы не указывают, какая комбинация образует модуль конкретного клиента.

## Что означает показатель 50%

ASE утверждает, что сокращение пути передачи большого тока может уменьшить **паразитные потери в проводниках на 50% или более**. Речь идёт о потерях на электрическом пути между регулятором и процессором. Эта формулировка не содержит измерений энергопотребления процессора, сервера или дата-центра. В пресс-релизе и на странице продукта нет открытого протокола испытаний, проекта для сравнения, условий работы или подробностей о знаменателе, достаточных для пересчёта заявления. BIG CHANGE не испытывала оборудование и не проверяла результат независимо.

ASE связывает заявление о потерях в проводниках с повышением эффективности системы, но в открытых материалах не указано количественное изменение эффективности VRM, мощности процессора, энергопотребления сервера или расхода электроэнергии объекта. Прежде чем приписывать этой архитектуре системную пользу, покупателям потребуются измерения собственной конструкции питания.

## Что покупатель может оценить сейчас

Две публичные страницы ASE описывают предполагаемое положение регулятора, названные варианты корпусирования и границы заявления поставщика о потерях. Они не указывают конкретный SKU или версию продукта, внедрение у клиента, совместимость с процессором, электрические характеристики готового модуля, цену или результаты квалификации для определённой системы. «Доступно сейчас» — заявление ASE о своём решении; объявление не доказывает, что указанный модуль можно заказать для конкретного ускорителя.

ASE предлагает техническое описание PowerSiP через форму, запрашивающую имя, компанию и адрес электронной почты. Без этого документа или прямых инженерных характеристик команда по питанию или корпусированию не сможет воспроизвести сравнение на 50% по публичным страницам. Полезный следующий шаг при оценке архитектуры — запросить условия испытаний и характеристики модуля, а затем сравнить возможную вертикальную конструкцию с собственной боковой компоновкой команды при одинаковой нагрузке и тепловых ограничениях.

[Материал BIG CHANGE о планируемых поставках кремниевых интерпозеров GlobalFoundries и TSMC](https://bigchange.ai/blog/globalfoundries-tsmc-us-silicon-interposer-ai-packaging) рассматривает другую часть корпусирования AI-чипов — производственные мощности для интерпозера, а не этот путь подачи питания.

## Источники и дополнительные материалы

- [ASE: объявление о расширении PowerSiP](https://ase.aseglobal.com/press-room/ase-expands-powersip-platform-for-next-generation-ai-power-delivery/) — 13 октября 2026 года. Основной источник заявления о доступности, описаний бокового и вертикального путей, набора компонентов и приписанного утверждения о паразитных потерях в проводниках. Метод испытаний и измеренный результат по энергопотреблению системы не публикуются.
- [ASE: страница продукта PowerSiP](https://ase.aseglobal.com/powersip/) — актуальная страница, проверена 15 октября 2026 года. Описывает размещение под процессором и варианты корпуса. Для получения технического описания нужна форма с именем, компанией и электронной почтой; открытая страница не содержит цены или спецификации готового модуля.

## Sources

- [ASE расширяет платформу PowerSiP для подачи питания AI следующего поколения](https://ase.aseglobal.com/press-room/ase-expands-powersip-platform-for-next-generation-ai-power-delivery/) — Официальное датированное объявление; снижение более чем на 50% отнесено к паразитным потерям в проводниках, решение названо доступным. Нет открытой методики, измерений целой системы, цен или внедрений у клиентов.
- [powerSiP](https://ase.aseglobal.com/powersip/) — Актуальная официальная страница платформы описывает вертикальную подачу питания от платы к чипу, компоненты системы в корпусе и набор средств. Техническое описание требует контактных данных; на странице нет версии, цены или открытой методики тестирования.