世界从未停止变化。RSS
BIG CHANGE.

Markdown 版本

AI-translated from English; not yet reviewed by a fluent editor.

# ASE扩展PowerSiP，为AI处理器提供电力输送

> ASE称，扩展后的PowerSiP可让设计人员将电压调节模块置于AI处理器下方。其所称损耗降低50%或以上，指寄生布线路径损耗；公开页面没有提供测试方法或系统级测量。

By BIG CHANGE Editorial

Published: 2026-10-14T23:35:17.574Z
Updated: 2026-10-14T23:35:17.574Z
Canonical: https://bigchange.ai/blog/ase-powersip-vertical-ai-processor-power-delivery

![Conceptual charcoal illustration of a generic processor package above a circuit board and a regulator-like assembly attached directly beneath it; not an ASE product drawing.](https://bigchange.ai/api/media/file/ase-vertical-power-concept-hero-v1.png)
AI-generated conceptual illustration by BIG CHANGE; generic hardware relationship, not an ASE product rendering, engineering drawing or measured result.

**导语：** ASE称，扩展后的PowerSiP平台让设计人员可将电压调节模块置于AI处理器下方。其所称损耗降低50%或以上，指寄生布线损耗；公开资料没有给出测试方法或系统级测量。

ASE于2026年10月13日宣布扩展PowerSiP平台。该公司将其描述为一套3D系统级封装组装工具箱，用于制造可直接置于AI处理器下方的电压调节模块（VRM）。ASE称该方案现已推出。这种设计将最后一级电压调节从横向电路板布局移至更短的垂直路径，使电力进入芯片。

## 重大变化

- **变化内容：** ASE扩大了封装选项，使最后一级电压调节能够置于AI处理器下方。其公开资料所述的这种布局缩短了电路板到芯片的路径；但ASE没有为每种处理器提供完整的VRM设计。
- **重要性：** AI服务器设计人员必须在处理器周围有限的空间内输送大电流。更短的路径为电源和封装工程师提供了另一种架构，可用于评估布线损耗和机架厚度如何限制设计。ASE所称的损耗降低针对这一路径，而公开资料没有测量其对完整服务器的影响。
- **关注事项：** 买家需要依据公开的对比测试、电气和机械规格、集成要求及价格作出决定。ASE的新闻稿和产品页面没有提供这些细节，其技术简报还需要填写联系表。

## ASE希望缩短的电流路径

在所述横向布局中，[ASE的公告](https://ase.aseglobal.com/press-room/ase-expands-powersip-platform-for-next-generation-ai-power-delivery/)中，电流从电压调节器流出，穿过印刷电路板，再经过封装基板和互连结构到达处理器。ASE称，高性能AI片上系统的峰值电流可超过1,000安培，而电压低于1伏。该公司认为，在这种规模下，路径损耗会变得重要。

PowerSiP的垂直布局把电压调节模块置于电路板背面，正好位于处理器下方。从调节器到芯片的大电流路径因此更短。ASE称，这种方式可将薄型、高密度VRM装入计算托盘，同时减少布线路径相关损耗。其[PowerSiP产品页面](https://ase.aseglobal.com/powersip/)也描述了处理器下方的位置及电路板到芯片的供电方向。两份公开资料都没有提供带尺寸的电路板图纸或针对特定处理器的集成方案。

这份公告列出的是组件方案，而不是某款已命名的成品VRM。一种方案是在无芯基板之间夹入双面连接的电容。另一种方案采用无基板、无焊接的电容阵列模块，并配有裸露端子，可集成到嵌入式基板或PCB中。ASE还列出4:1高纵横比铜柱，称其可降低封装阻抗，并介绍通过单面或双面模塑实现高密度有源与无源元件集成。这些是公司描述的组装选项；公开资料没有说明哪种组合构成了某位客户的模块。

## 50%这一数字衡量什么

ASE称，缩短大电流传输路径可使**寄生布线损耗降低50%或以上**。这些损耗来自调节器与处理器之间的电气路径。这个说法没有提供处理器、服务器或数据中心能耗的测量结果。新闻稿和产品页面没有公开测试方案、对比设计、运行条件或足以重新计算该主张的分母细节。BIG CHANGE没有测试该硬件，也没有独立核实这一结果。

ASE将布线路径损耗主张与系统效率提升联系起来，但其公开资料没有量化VRM效率、处理器功耗、服务器能耗或设施用电会因此如何变化。买家需要先测量自己的供电设计，才能判断这种架构是否带来系统级收益。

## 买家目前可以评估什么

ASE的两个公开页面说明了调节器的目标位置、列出的封装选项，以及该公司损耗主张的范围。但它们没有指出具体SKU或产品版本、客户部署、处理器兼容性、成品模块的电气额定值、价格，或某个具体系统的认证结果。“现已推出”是ASE对其方案的说法；公告没有证明某个指定模块可供特定加速器订购。

ASE通过一个要求填写姓名、公司和电子邮件的表单提供PowerSiP技术简报。没有该文件或直接的工程规格，电源或封装团队就无法根据公开页面复现50%的对比。架构评审时，合适的下一步是索取测试条件和模块级规格，再在相同负载和热约束下，将候选垂直设计与团队自己的横向布局进行比较。

[BIG CHANGE关于GlobalFoundries和TSMC计划中的硅中介层供应的报道](https://bigchange.ai/blog/globalfoundries-tsmc-us-silicon-interposer-ai-packaging)讨论了AI芯片封装的另一环节：中介层的制造产能，而不是这条供电路径。

## 来源与延伸阅读

- [ASE：PowerSiP扩展公告](https://ase.aseglobal.com/press-room/ase-expands-powersip-platform-for-next-generation-ai-power-delivery/) — 2026年10月13日。关于方案可用时间、横向和垂直路径、组件工具箱，以及寄生布线损耗主张的主要来源。该公告没有公布测试方法或系统级能耗测量结果。
- [ASE：PowerSiP产品页面](https://ase.aseglobal.com/powersip/) — 当前页面，查阅于2026年10月15日。介绍处理器下方的布局和封装选项。其技术简报需要填写姓名、公司和电子邮件；公开页面没有提供定价或成品模块规格。

## Sources

- [ASE扩展PowerSiP平台，面向下一代AI电力输送](https://ase.aseglobal.com/press-room/ase-expands-powersip-platform-for-next-generation-ai-power-delivery/) — 有日期的官方公告；将降低50%以上的说法归因于寄生布线损耗，并称方案现已推出。没有公开方法、整机测量、定价或客户部署信息。
- [powerSiP](https://ase.aseglobal.com/powersip/) — 当前官方平台页面介绍垂直的电路板到芯片供电、系统级封装组件和工具箱。技术简报需要提供联系信息；页面没有版本、定价或公开基准测试方法。