世界從未停止變化。RSS
BIG CHANGE.

Markdown 版本

AI-translated from English; not yet reviewed by a fluent editor.

# ASE擴展PowerSiP，為AI處理器下方供電

> ASE表示，擴展後的PowerSiP讓設計人員能將電壓調節模組置於AI處理器下方。其宣稱降低50%或以上，指的是寄生佈線損耗；公開頁面沒有提供測試方法或系統層級測量。

By BIG CHANGE Editorial

Published: 2026-10-14T23:35:17.574Z
Updated: 2026-10-14T23:35:17.574Z
Canonical: https://bigchange.ai/blog/ase-powersip-vertical-ai-processor-power-delivery

![Conceptual charcoal illustration of a generic processor package above a circuit board and a regulator-like assembly attached directly beneath it; not an ASE product drawing.](https://bigchange.ai/api/media/file/ase-vertical-power-concept-hero-v1.png)
AI-generated conceptual illustration by BIG CHANGE; generic hardware relationship, not an ASE product rendering, engineering drawing or measured result.

**摘要：** ASE表示，擴展後的PowerSiP平台讓設計人員能將電壓調節模組置於AI處理器下方。其宣稱降低50%或以上，指的是寄生佈線損耗；公開資料沒有測試方法或系統層級測量。

ASE於2026年10月13日宣布擴展PowerSiP平台。該公司將其描述為一套3D系統級封裝組裝工具箱，用於製造可直接置於AI處理器下方的電壓調節模組（VRM）。ASE表示此方案現已推出。這種設計將最後一級電壓調節從電路板的橫向配置移至較短的垂直路徑，讓電力進入晶片。

## 重大變化

- **變化內容：** ASE擴大封裝選項，讓最後一級電壓調節能置於AI處理器下方。這種配置縮短其公開資料所述的電路板至晶片路徑；但未為每款處理器提供完整VRM設計。
- **重要性：** AI伺服器設計人員必須在處理器周圍有限的空間內輸送大電流。較短的路徑為電源與封裝工程師提供另一種可評估的架構，尤其在佈線損耗和托盤厚度限制設計時。ASE宣稱的損耗降低針對該路徑；公開資料沒有測量其對完整伺服器的影響。
- **觀察重點：** 買家的決策取決於公開的測試比較、電氣與機械規格、整合需求及價格。ASE的公開新聞稿和產品頁未提供這些細節，其技術簡報則須填寫聯絡表單。

## ASE希望縮短的現有電流路徑

在 [ASE的公告](https://ase.aseglobal.com/press-room/ase-expands-powersip-platform-for-next-generation-ai-power-delivery/)所述的橫向配置中，電流離開電壓調節器後，穿過印刷電路板，再經封裝基板與互連結構抵達處理器。ASE表示，高效能AI系統單晶片在低於1伏特時，峰值電流可能超過1,000安培。該公司認為，在此規模下，路徑損耗會變得重要。

PowerSiP的垂直配置將電壓調節模組置於電路板背面、處理器正下方。從調節器到晶片的高電流路徑因此縮短。ASE將此描述為一種把薄型、高密度VRM裝入運算托盤，同時降低佈線路徑相關損耗的方法。其[PowerSiP產品頁面](https://ase.aseglobal.com/powersip/)也描述相同的處理器下方位置及電路板至晶片方向。兩份公開資料都沒有提供附尺寸的電路板圖，也沒有針對特定處理器的整合流程。

公告列出的是組裝元件，而非具名的完整VRM。一種選項是在無核心基板之間夾入雙面連接的電容。另一種使用無基板、無焊接的電容陣列模組，並以外露端子整合至嵌入式基板或PCB。ASE也列出4:1高縱橫比銅柱，表示可降低封裝阻抗，並介紹透過單面或雙面模封整合高密度主動與被動元件。這些是公司描述的組裝選項；公開資料沒有說明哪種組合構成特定客戶的模組。

## 50%數字衡量什麼

ASE表示，縮短高電流傳輸路徑可使**寄生佈線損耗降低50%或以上**。這些損耗與調節器和處理器之間的電氣路徑有關。此說法沒有提供處理器、伺服器或資料中心能源測量。新聞稿與產品頁沒有公開測試流程、對照設計、運作條件或足以重新計算該主張的分母細節。BIG CHANGE未測試硬體，也未獨立查證結果。

ASE將佈線損耗主張與系統效率提升連結，但其公開資料沒有量化VRM效率、處理器功耗、伺服器能源或設施用電的變化。買家若要判定這種架構的系統層級效益，必須先測量自己的供電設計。

## 買家目前可以評估什麼

ASE的兩個公開頁面說明調節器的預定位置、列出的封裝選項，以及供應商損耗主張的範圍。頁面沒有指出特定SKU或產品版本、客戶部署、處理器相容性、成品模組電氣額定值、價格，或特定系統的認證結果。「現已推出」是ASE對其方案的說法；公告並未證明特定加速器可訂購指定模組。

ASE透過要求填寫姓名、公司及電子郵件的表單提供PowerSiP技術簡報。沒有該文件或直接工程規格，電源或封裝團隊無法根據公開頁面重現50%的比較。架構審查的實用下一步，是索取測試條件和模組層級規格，再於相同負載與熱限制下，比較候選垂直設計和團隊自己的橫向配置。

[BIG CHANGE關於GlobalFoundries與TSMC規劃中的矽中介層供應報導](https://bigchange.ai/blog/globalfoundries-tsmc-us-silicon-interposer-ai-packaging)討論AI晶片封裝的另一環節：中介層製造產能，而非這條供電路徑。

## 來源與延伸閱讀

- [ASE：PowerSiP擴展公告](https://ase.aseglobal.com/press-room/ase-expands-powersip-platform-for-next-generation-ai-power-delivery/) — 2026年10月13日。可用時間說法、橫向與垂直路徑描述、元件工具箱，以及歸因於公司的寄生佈線損耗主張之主要來源。未公開測試方法或系統層級能源測量結果。
- [ASE：PowerSiP產品頁面](https://ase.aseglobal.com/powersip/) — 目前頁面，於2026年10月15日查閱。描述處理器下方配置與封裝選項。技術簡報須透過要求姓名、公司和電子郵件的表單索取；公開頁面未提供價格或成品模組規格。

## Sources

- [ASE擴展PowerSiP平台，為新世代AI供電](https://ase.aseglobal.com/press-room/ase-expands-powersip-platform-for-next-generation-ai-power-delivery/) — 有日期的官方公告；將超過50%的降低歸因於寄生佈線損耗，並表示方案現已推出。未提供公開方法、完整系統測量、價格或客戶部署。
- [powerSiP](https://ase.aseglobal.com/powersip/) — 目前的官方平台頁面描述垂直電路板至晶片供電、系統級封裝元件與工具箱。技術簡報須提供聯絡資料；頁面沒有版本、價格或公開基準測試方法。